導覽
近期變更
隨機頁面
新手上路
新頁面
優質條目評選
繁體
不转换
简体
繁體
3.22.77.63
登入
工具
閱讀
檢視原始碼
特殊頁面
頁面資訊
求真百科歡迎當事人提供第一手真實資料,洗刷冤屈,終結網路霸凌。
檢視 发射极耦合逻辑电路 的原始碼
←
发射极耦合逻辑电路
前往:
導覽
、
搜尋
由於下列原因,您沒有權限進行 編輯此頁面 的動作:
您請求的操作只有這個群組的使用者能使用:
用戶
您可以檢視並複製此頁面的原始碼。
{| class="https://cn.bing.com/images/search?view=detailV2&ccid=EW%2fIjHaA&id=F2D2788CE8F9854EFA442FB17F6FF70962CFF0A2&thid=OIP.EW_IjHaAoE1d3JVZDEOhcAAAAA&mediaurl=https%3a%2f%2ftse1-mm.cn.bing.net%2fth%2fid%2fR-C.116fc88c7680a04d5ddc95590c43a170%3frik%3dovDPYgn3b3%252bxLw%26riu%3dhttp%253a%252f%252fa3.att.hudong.com%252f32%252f12%252f01000000000000119081286187832_s.gif%26ehk%3d0uSBN8NdkFz%252f2auVn0rKLdqJFtpfup2dME004t9A4uY%253d%26risl%3d%26pid%3dImgRaw%26r%3d0&exph=176&expw=300&q=%e5%8f%91%e5%b0%84%e6%9e%81%e8%80%a6%e5%90%88%e9%80%bb%e8%be%91%e7%94%b5%e8%b7%af&simid=608011204433814190&FORM=IRPRST&ck=866FF57FA6598434763EF82FEF85A5FF&selectedIndex=9&ajaxhist=0&ajaxserp=0" style="float:right; margin: -10px 0px 10px 20px; text-align:left" |<center>'''发射极耦合逻辑电路'''<br><img src="https://tse1-mm.cn.bing.net/th/id/OIP-C.EW_IjHaAoE1d3JVZDEOhcAAAAA?pid=ImgDet&rs=1 " width="280"></center><small> 圖片來自优酷</small> |} 发射极耦合逻辑是数字逻辑的一种非饱和形式(简称ECL),它可以消除影响速度特性的[[晶体管]]存储时间,因而能实现高速运行。发射极耦合是指电路内的[[差动放大器]]以发射极相连接,使差动放大器的输入阻抗高、电压增益大电路的输出部分为射极跟随器,以便恢复逻辑电平,降低输出阻抗,因而整个电路扇出容量大,驱动后续电路的能力强。当前在科学研究以及应用技术中要求数据获取的速度越来越快,数据的容量也越来越大,因而高速逻辑以及寄存单元都由发射极合逻辑构成 <ref>[[席德勋编著,现代电子技术,高等教育出版社,1999.09,第225页]]</ref> 。 *中文名:[[发射极耦合逻辑电路]] *外文名:emitter coupled logic *学 科:[[信息科学]] *释 义:[[数字逻辑]]的一种非饱和形式 *应 用:用于构成超高速[[集成电路]] *简 称:[[ECL电路]] ==简介== 发射极耦合逻辑电路(emitter coupled logic)是以多个晶体管的发射极相互耦合加上[[射极跟随器]]组成的逻辑电路。简称ECL电路。ECL电路发展于20世纪50年代末期,是双极型集成电路的基本电路形式。它是一种电流型[[开关电路]],电路中的晶体管工作在非饱和状态。ECL电路的特点是:开关速度快(1纳秒左右)。比通常的晶体管晶体管逻辑电路开关速度快几倍。可以很方便地组成扩充电路的逻辑功能,节省元件数。缺点是电路功耗大、电平阈值电压随温度而漂移等。ECL电路主要用于构成[[超高速集成电路]],如高速大型、[[巨型计算机]]等<ref>[[《中国大百科全书》总编委会等,中国大百科全书 精华本,中国大百科全书出版社,2002.11,第957页]]</ref> 。 ==主要特点== 1.工作速度高 ECL电路的传输时间为1-2ns,开关时间是非常短的,这主要是由于 : (1)晶体管均工作在非饱和状态,因而消除了[[电荷]]存储现象 。 (2)逻辑摆幅小即高、低电平之差仅为0.83V,又Rc1、Rc2的阻值很低,电平建立所需时间缩短,开关速度快 。 2.带负载能力强 因为ECL电路是由T7,T8分别组成两个射极输出器作为输出级的,射极输出器输出阻抗低,所以带负载能力强,门电路可以得到很大的扇出系数。 3.逻辑功能较强 除具备或和或非反相输出外,还可以把两个门的输出端直接并联在一起,用来得到两个输出信号的逻辑或,这是所谓“线或”逻辑 。 ECL电路的缺点是功耗较大,同时由于逻辑振幅小,其抗干扰能力也较差 <ref>[[于志成编著,电子电路技术,机械工业出版社,1986.12,第207页]]</ref> 。 ==主要优点== ECL电路有如下几个优点: (1)ECL电路是目前各种[[数字集成电路]]中工作速度最快的种。电路中的晶体管导通时均为进入饱和状态,这就从根本上消除了由于饱和导通而产生的[[电荷存储效应]] 。 同时,由于电路中电阻阻值取得很小,逻辑摆幅低,从而有效地缩短了电路各节点电位的上升时间和下降时间。目前ECL门电路的传输延迟时间已能缩短至0.1ns以内 。 (2)因为输出端采用了射极输出结构,所以输出内阻很低,带负载能力很强 。 (3)由于ic1-5的大小设计近乎相等,所以在电路开关层中电源电流变化不大,电路内部的开关噪声很低。 (4)ECL电路多设有互补的输出端,同时还可以直接将输出端并联以实现线或逻辑功能,因而使用时十分方便、灵活 <ref>[[费元春编著,超宽带雷达理论与技术,国防工业出版社,2010.08,第411-413页]]</ref> 。 ==主要缺点== ECL电路的缺点也是很突出的,这主要表现在: (1)功耗大。 由于电路中的电阻阻值都很小,而且[[三极管]]导通时又工作在非饱和状态,所以功耗很大。从一定意义上来说,ECL电路的高速度是用多消耗[[功率]]的代价换取的。而且,功耗过大也严重地限制了集成度的提高 。 (2)输出电平的稳定性较差。 因为电路中的三极管导通时处于非饱和状态,而且输出电平又直接与T7、T8的发射结压降有关,所以输出电平对电路参数的变化以及环境温度的改变都比较敏感。 (3)噪声容限比较低。 ECL电路的逻辑摆幅只有0.8V,直流噪声容限仅200mV左右,因此抗干扰能力较差。 传统的ECL以Vcc1=Vcc2=0V,VEE=-5.2V为工作电压。 如果采用+5V电源供电,即将Vcc1=Vcc2接到正电源而VEE接到零点,这样的电平通常被称为PECL;如果采用+3.3V电源供电,则称为LVPECL。 在使用PECL电路时要注意加电源去耦电路,以免受噪声的干扰。输出采用交流耦合还是直流耦合,对负载网络的形式将会提出不同的需求 。 直流耦合的接口电路有两种工作模式:其一,对应于近距离传送的情况,采用发送端加到地偏置电阻,接收端加上端接电阻模式;其二,对应于较远距离传送的情况,采用接收端通过电阻对提供截止电平VTT和50Ω的匹配负载的模式。对于交流耦合的接口电路,也有一种标准工作模式,即发送端加到地偏置电阻,耦合电容靠近发送端放置,接收端通过电阻对提供共模电平VBB和50Ω的匹配负载的模式 。 ==连接技术== 发射极耦合逻辑传输延迟小,信号传送速度快,因而在电路板上信号通路都要按传输线形式。如果信号通路的传输延迟比信号上升时间短,则在上升时间的反射现象被掩盖起来,看不到上冲或振铃。对高速电路,信号的边沿速度加快,则通路的长度必须缩短,否则就不能保持信号的完整性。ECL电路是高速电路,解决反射问题的办法是传送信号的通路必须阻抗匹配。一个系统往往由不少电路板构成,电路板之间的连接线往往比电路板上器件间的连接线长,因此,阻抗匹配、消除反射就更为重要 <ref>[[席德勋编著,现代电子技术,高等教育出版社,1999.09,第236-237页]]</ref> 。 ==应用范围== 发射极耦合逻辑电路的最大特点是速度高、输出阻抗低、噪声低,因此很适用于高速数据通信、高速模数转换、高速计数等方面。发射极耦合逻辑电路般工作于负电压,这是由于负电压工作时噪声抑制性能好,因而可以用来构成大系统。发射极耦合逻辑电路也可以工作于正电压(+5.2v),VEE则接地,这种电路可以和T电路相连用,该功能专门由特殊设计的接口电路来完成 <ref>[[席德勋编著,现代电子技术,高等教育出版社,1999.09,第264页]]</ref> 。 ==参考文献== {{Reflist}} [[Category:330 物理學總論]]
此頁面使用了以下模板:
Template:Main other
(
檢視原始碼
)
Template:Reflist
(
檢視原始碼
)
模块:Check for unknown parameters
(
檢視原始碼
)
返回「
发射极耦合逻辑电路
」頁面