檢視微架构的原始碼

{| class="wikitable" align="right"
 
|-
 
| style="background: #008080" align= center|  '''<big>微架构</big> '''
 
|-
 
| 
[[File:500fd9f9d72a60597c7d3fef2434349b023bbad2.jpg|缩略图|居中|[https://bkimg.cdn.bcebos.com/pic/500fd9f9d72a60597c7d3fef2434349b023bbad2?x-bce-process=image/resize,m_lfit,w_268,limit_1/format,f_jpg 原图链接][https://baike.baidu.com/item/%E5%BE%AE%E6%9E%B6%E6%9E%84 来自搜狗的图片]]]
 
|-
 
| style="background: #008080" align= center|
 
|-
 
| align= light|
 
|}
'''微架构'''又称为微体系结构/微处理器体系结构。是在计算机工程中，将一种给定的 指令集架构在处理器中执行的方法。一种给定指令集可以在不同的微架构中执行。实施中可能因应不同的设计目的和技术提升而有所不同。计算机架构是微架构和指令集设计的结合。
=='''简介'''==
NetBurst微结构的缺陷是IPC（每时钟执行的指令条数）表现不佳，同频情况下Pentium 4有时还不如前代的PentiumⅢ。频率提高后，功耗随之上升，功耗过高，影响了主频的进一步提高。为了改善这种情况，Intel采用了Core微架构。
Core微架构是Intel在Yonah微架构基础之上改进而来的下一代微架构，采取共享式二级缓存设计，两个核心共享4MB或2MB的二级缓存，其内核采用高效的l4级有效流水线设计，每个核心都内建32KB 一级指令缓存与32 KB 一级数据缓存，而且两个核心的一级数据缓存之间可以直接传输数据。每个核心内建四组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码五条x86指令，并拥有改进的分支预测功能。每个核心内建五个执行单元，执行资源庞大。采用新的内存相关性预测技术。加入对EM-64T与SSE4指令集的支持，支持增强的电源管理功能，支持硬件虚拟化技术和硬件防病毒功能，内建数字温度传感器，还可提供功率报告和温度报告等，配合系统实现动态的功耗控制和散热控制。Core微架构处理器的内部结构如图1所示。
=='''评价'''==
Core微架构的处理器系列有用于桌面平台的Conroe、移动平台的Merom和服务器平台的Woodcrest；有Core处理器和Core 2处理器之分，从结构上又可分为单核Core Solo、双核Core Duo和Core 2 Duo以及四核的Core 2 Quad。在多核结构中耦合度的松紧决定四核协作效率的高低，而微架构则决定每个核心的运算效率、实际性能、功耗高低等关键的特性。Intel的Kentsfield/Yorkfield两代Core 2 Quad处理器都基于Core微架构。 Core微架构的SSE执行单元首度提供完整的128位支持。每个单元都可以在一个时钟周期内执行一个128位SSE[[指令]]，而在多个执行单元的共同作用下，Core架构核心可以在一个时钟周期内同时执行1 28位乘法、128位加法、128位数据载入以及128位数据回存，或者是可以同时执行四个32位单精度浮点乘法和四个32位单精度浮点加法，进而显著提升多媒体性能。
<ref>[https://baike.baidu.com/reference/757860/1067RJdLe8f5fhzJhp-xGRdyBd178vQgibEDvxIl7PLuvxs6eK4br_Zc6O3Tl79B7utlaR99EClz8PQ-hqS0LK5QhA--zoPqjIji 微架构]搜狗</ref>
=='''参考文献'''==

[[Category:470 製造總論]]