檢視时钟信号的原始碼

{| class="https://cn.bing.com/images/search?view=detailV2&ccid=nSxZGqpG&id=210A96C0BBCED0F5993B05936F1B224FB03F9B53&thid=OIP.nSxZGqpG4TzEWcc5f2hX8gAAAA&mediaurl=https%3a%2f%2fgss0.bdstatic.com%2f94o3dSag_xI4khGkpoWK1HF6hhy%2fbaike%2fs%253D250%2fsign%3d6269a09f968fa0ec7bc763081696594a%2fb7003af33a87e950359391c017385343faf2b491.jpg&exph=65&expw=250&q=%e6%97%b6%e9%92%9f%e4%bf%a1%e5%8f%b7&simid=608000969711120569&FORM=IRPRST&ck=9FDA0829A33BB30F08E7FAE8A15073D2&selectedIndex=663&ajaxhist=0&ajaxserp=0" style="float:right; margin: -10px 0px 10px 20px; text-align:left"
|<center>'''时钟信号'''<br><img
src=" https://tse1-mm.cn.bing.net/th/id/OIP-C.nSxZGqpG4TzEWcc5f2hX8gAAAA?pid=ImgDet&rs=1" width="280"></center><small>  圖片來自4</small> 
|}

时钟信号是计算机科学以及相关领域用语，时钟信号通常被用于同步电路当中，扮演[[计时器]]的角色，保证相关的电子组件得以同步运作。

*中文名:[[时钟信号]]

*外文名:Clock Signal

*应用学科:通信、计算机科学

*领    域:信息科学

==简介==
时钟信号（Clock Signal）是[[时序逻辑]]的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号有固定的时钟频率，时钟频率是时钟周期的倒数。在电子尤其是信号的同步数字电路中，时钟信号是信号的一种特殊信号振荡之间的高和低的状态，信号的利用像一个节拍器协调行动的数字电路，数字时钟信号基本上是方波电压，如图1所示︰

时钟信号是由[[时钟发生器]]产生的。它有只有两个电平，一是低电平，另一个是高电平。高电平可以根据电路的要求而不同，例如 TTL 标准的高电平是 5V。

虽然使用更复杂的安排，最常见的时钟信号是在与 50%的占空比，也就是说，高电平和低电平的持续时间是一样的，通常是一个固定的常数频率方波的形式。电路使用时钟信号的同步可能会变得活跃在任一上升沿，下降沿，或在双数据速率，在上升和下降边缘的时钟周期，可以根据数字电路使用需要提供出任何时钟频率。
{| class="https://cn.bing.com/images/search?view=detailV2&ccid=LvD1ngaA&id=18910FDAA2E9294A25F93E4A606DC1BEB689C8C3&thid=OIP.LvD1ngaA6FM9QHZ4XkuoJgAAAA&mediaurl=https%3a%2f%2fbkimg.cdn.bcebos.com%2fpic%2f9922720e0cf3d7ca99f452daf51fbe096b63a918%3fx-bce-process%3dimage%2fwatermark%2cimage_d2F0ZXIvYmFpa2U3Mg%3d%3d%2cg_7%2cxp_5%2cyp_5%2fformat%2cf_auto&exph=188&expw=316&q=%e6%97%b6%e9%92%9f%e4%bf%a1%e5%8f%b7&simid=608020005008977446&FORM=IRPRST&ck=9EEF29A5BC9ADB1EECCBB8F84F2CFB61&selectedIndex=666&ajaxhist=0&ajaxserp=0" style="float:right; margin: -10px 0px 10px 20px; text-align:left"
|<center>'''时钟信号'''<br><img
src="https://tse2-mm.cn.bing.net/th/id/OIP-C.LvD1ngaA6FM9QHZ4XkuoJgAAAA?pid=ImgDet&rs=1 " width="280"></center><small>  圖片來自百度</small> 
|}
==时钟边沿触发==
时钟信号通常被用于同步电路当中，扮演计时器的角色，并组成电路的电子组件。时钟边沿触发信号意味着所有的状态变化都发生在时钟边沿到来时刻。只有当同步信号到达时，相关的触发器才会按输入信号改变输出状态，使得相关的电子组件得以同步运作。控制逻辑单元状态量变化的是时钟信号的上升沿还是下降沿，取决于具体的逻辑设计。 <ref>[[吴训威, 邓小卫. 时钟信号竞争型边沿触发器(J). 浙江大学学报(理学版), 1990(4):44-49.]]</ref> 

==同步==
同步是时[[钟控制系统]]中的主要制约条件。同步是指在有效信号沿发生时刻，希望写入单元的数据也有效。数据有效则是指数据量比较稳定（不发生改变），并且只有当输入发生变化时数值才会发生变化。由于组合电路无法实现反馈，所以只要输入量不发生变化，输出最后最终会是一个稳定有效的量。

==时钟生成方式==
时钟发生器是用一个可以提供方波输出的振荡器来生成时钟的。振荡器电路始终使用反馈的方式来使振荡器振荡。通过反馈相应的参数，使得振荡器工作在一个特定频率。我们有很多不同的方法可以用来制作振荡器。图2你看到是两个著名的方式。首先是用简单的逆变器加反馈元件，通常是晶体。

晶体是一种精密的电器件，它只允许及其特定的频率通过。它通常看起来像图3中的样子，也可以是任何大小和形状︰

当我们在压电晶体上施加电压时，因为它只允许同自身共振频率相同的信号通过，所以它可以产生非常精确的频率，频率的大小取决于晶体的大小和特性。这就是为什么它用来过滤任何其他频率和修复频率信号。

在上面所示的电路中，首先假设的逆变器输入电压变低，因此输出变为高电平。在这个很快速的越变过程中，通常包含许多不同频率的谐波，但只有一个与晶体的频率相同通过。同理，逆变器输入电压变高，则输出变低。这种现象的持续发生，导致[[晶体振荡器]]能够产生一个固定的频率方波信号。

==应用==
我们可以使用时钟来同步 CPU 的不同进程。 CPU 中的电路可分为时序电路或[[组合逻辑电路]]。其中，时序逻辑设备上需要使用时钟。基本上，时序逻辑设备只能通过上升沿或下降沿来改变周期输出。

==时钟控制信号==
时钟控制信号（clock control signal），又称“定时信号”是指通过“关”和“开”控制双时钟交替倒换的信号。定时信号是保证整个数字通信系统能完全同步工作的关键。对再生中继器来说，如何获得定时信号，以便在均衡波的峰值出对均衡波进行判决是至关重要的。 <ref>[[李大东. 时钟控制信号源的设计(J). 东南传播, 2010(10):161-164.]]</ref> 

==工作原理==
定时信号是从传输的数字信号中提取出来的。对于某些接收信号，例如二电平不归零码、AMI码，经频谱分析可知没有离散的定时频率谱线，因此，用窄带滤波器不能直接滤出定时正弦波来。非线性处理电路是使处理后的信号具有离散的定时频率谱线。预滤波器是一个线性滤波器，在某些系统中用来减小定时信号的相位抖动。在有些系统中可以不采用预滤波器。如果接收的数字信号中有离散的定时频率谱线，那未非线性处理电路也可省略不用。

送到窄带[[滤波器]]的波形中除定时频率谱线外，还有其他成分（连续功率谱和其他的离散谱线）。窄带滤波器起一个波形提纯的作用，输出波形接近为一个正弦波。然后，根据判决再生电路对定时脉冲波形的要求，将正弦波正弦为所需定时脉冲。例如，用限幅电路或[[施密特触发器]]可得定时方波，用限幅后微分可得窄脉冲。

窄带滤波器的提纯作用也可以用锁相环路来实现，窄带滤波法因电路简单、经济而被广泛采用。锁相环路法可以得到相位抖动很小的定时信号，随着集成技术的发展，也得到采用。

在基带数字传输中，大多数场合都采用自定时方式。若数字信号中没有定时频率的离散谱线，则要用非线性处理电路来产生。<ref>[[于杨冰, 胡巍浩, 尹大根,等. 拼接显示屏的同步显示方法、时钟控制器及拼接显示屏:, CN103839528A(P). 2014.]]</ref> 


'''揭开时钟信号的神秘面纱'''

[https://haokan.baidu.com/v?pd=wisenatural&vid=12011445093043526580 好看视频]

==参考文献==
{{Reflist}}

[[Category:400 應用科學總論]]