异步计数器查看源代码讨论查看历史

原图链接来自百度知道

异步计数器是异步时序电路，其主要特点是内部各触发器的时钟脉冲端CP不全都连接在一起，因此各触发器的翻转时刻有先有后，其输出可能会产生干扰毛刺现象，但其电路结构简单。

异步二进制加法计数器

异步二进制计数器在做加法计数时是以从低位到高位逐位进位的方式T作的。因此，其中的各个触发器不是同步翻转的。按照二进制加法计数规则，第i位如果为1，则再加上1时应变为0，同时向高位发出进位信号，使高位翻转。若使用T'触发器构成计数器电路，则只需将低位触发器的Q(或Q)端接至高位触发器的时钟输入端即可实现进位。当低位由1变为0时，Q端的下降沿正好可以作为高位的时钟信号(若采用下降沿触发的T'触发器)，或者Q端的上升沿作为高位的时钟信号(若采用上升沿触发的T'触发器)。

异步二进制减法计数器

按照二进制减法计数规则，若低位触发器已经为0，则再输入一个减法计数脉冲后应翻转为1，同时向高位发出借位信号，使高位翻转。若使用T’触发器构成计数器电路，则只需将低位触发器的Q(或Q)端接至高位触发器的时钟输入端即可实现进位。当低位由0变为1时，Q端的下降沿正好可以作为高位的时钟信号(若采用下降沿触发的T’触发器)，或者Q端的上升沿作为高位的时钟信号(若采用上升沿触发的T’触发器)。

引脚排列图和逻辑功能

它由三个JK型触发器、一个RS型触发器及几个附加门组成。R01和R02为异步清零端：S91和S92为异步置9端。整个电路可看作由两个独立的计数器组成。计数器I是由一个触发器构成的一位二进制计数器，其时钟脉冲端为CP0，状态输出端为Q0；计数器II是由三个触发器构成的五进制异步计数器，它的时钟脉冲端为CP1，状态输出端为Q1Q2Q3。