System in Package查看源代码讨论查看历史

System in Package 图片来自AnySilicon

System in Package，System architecture，SiP是一种基于SoC开发的封装技术。根据Amkor对SiP的定义，“在IC封装中，包含多个晶片或多个晶片的封装，加上无源元件、电容器、电阻、连接器、天线等，被视为SiP”，即多个晶片可以组装在一个封装中， 还可以将不同类型的设备和电路晶片堆叠在一起，以构建更复杂和完整的系统。

SiP包括多晶片模块（MCM）、多晶片封装（MCP）、堆叠晶片、Pop（封装上的封装）、PiP（封装中的封装）以及在基板中嵌入有源/无源元件等科技。 就结构外观而言，MCM属于二维二维结构，而MCP、堆叠模具、PoP、PiP等属于三维三维结构； 由于3D能够满足小型化和高效率的要求，近年来受到业界的青睐。

SiP封装中互连技术 (Interconnection) 多以打线接合 (Wire Bonding) 为主，少部分还采用覆晶技术 (Flip Chip)，或是 Flip Chip 搭配 Wire Bonding 作为与 Substrate (IC载板) 间的互连。但以Stack Die (堆叠晶片) 为例，上层的晶片仍需借由Wire Bonding来连接，当堆叠的晶片数增加，越上层的晶片所需的Wire Bonding长度则将越长，也因此影响了整个系统的效能；而为了保留打线空间的考量，晶片与晶片间则需适度的插入Interposer，造成封装厚度的增加。

随著SoC制程技术从微米(Micrometer)迈进奈米的快速演进，单一晶片内所能容纳的电晶体数目将愈来愈多，同时提升SoC的整合能力，并满足系统产品对低功耗、低成本及高效能之要求。但是当半导体制程进入奈米世代后，SoC所面临的各种问题，也愈来愈难以解决，如制程微缩的技术瓶颈及成本愈来愈大、SoC晶片开发的成本与时间快速攀升、异质(Heterogeneous)整合困难度快速提高、产品生命周期变短，及时上市的压力变大，使SiP技术有发展的机会。

SiP具有包括微型化、可异质整合(Heterogeneous Integration)、可降低系统板成本、可缩短产品上市时间，以及可提升产品效能等优点。一般而言SiP的优点有：

（1）封装效率大大提高，SiP技术在同一封装体内加多个晶片，大大减少了封装体积。两晶片加使面积比增加到170%，三晶片装可使面积比增至250%。

（2）由于SiP不同于SOC无需版图级布局布线，从而减少了设计、验证和调试的复杂性和缩短了系统实现的时间。即使需要局部改动设计，也比SOC要简单容易得多。大幅度的缩短产品上市场的时间。

（3）SiP实现了以不同的工艺、材料制作的晶片封装可形成一个系统，实现嵌入集成无源元件的梦幻组合。

（4）降低系统成本。比如一个专用的集成电路系统，采用SiP技术可比SOC节省更多的系统设计和生产费用。

（5）SiP技术可以使多个封装合二为一，可使总的焊点大为减少，也可以显著减小封装体积、重量，缩短元件的连接路线，从而使电性能得以提高。

（6）SiP采用一个封装体实现了一个系统目标产品的全部互连以及功能和性能参数，可同时利用引线键合与倒装焊互连以及其他IC芯片直接内连技术。

（7）SiP可提供低功耗和低噪音的系统级连接，在较高的频率下工作可获得几乎与SOC相等的汇流排宽度。

（8）SiP具有良好的抗机械和化学腐蚀的能力以及高的可靠性。

（9）与传统的晶片封装不同，SiP不仅可以处理数字系统，还可以应用于光通信、传感器以及微机电MEMS等领域。

SiP缺点是在速度、频宽与功耗等效能上仍略逊于SoC，其主要的原因在于晶片与晶片的金属连接会有额外的阻抗而造成速度延迟，另外各个晶片又有各自独立的电源需求，不易省电。

以智慧型手机而言，要有整合性功能、易于连网、轻薄短小方便携带等需求，转化成对IC的要求，如IC内要以更先进制程整合更多功能；拥有多核心以达较快速度、较高频宽，但输入/输出数变多，降低耗电与减少热源；封装要轻薄短小，驱动电压变低、耗电量低；矽智财(IP)或模组可重复使用，产品上市时间要快。对以上需求，SiP仅能满足某种程度的需求，因此同样以SiP堆叠的方式，将原本的平面IC往立体发展的矽穿孔(TSV)技术就应运而生。

影片

System In Package (2017)