開啟主選單

求真百科

變更

D触发器

增加 2,477 位元組, 4 年前
無編輯摘要
{{Infobox person
| 姓名 = 赵弈钦
|圖片 = [[ File:201441522131.jpg|缩略图|250px|[https://image.so.com/view?q=D%E8%A7%A6%E5%8F%91%E5%99%A8%E7%A7%8D%E7%B1%BB&src=srp&correct=D%E8%A7%A6%E5%8F%91%E5%99%A8%E7%A7%8D%E7%B1%BB&ancestor=list&cmsid=40865c1285b8204d6ba1ce4997e8e571&cmras=0&cn=0&gn=0&kn=0&fsn=60&adstar=0&clw=254#id=6ac3a378c8d9b0d7dd7dccd0493cf443&prevsn=60&currsn=120&ps=175&pc=57 原圖鏈接][http://www.jdzj.com/p3/2014-4-15/1013073.html 来自机电之家]]]  
}}
  '''D触发器'''在时钟 [[ 冲CP 冲]]CP 的前沿(正跳变0→1)发生翻转,触发器的次态取决于CP的脉冲上升沿到来之前D端的状态,即次态=D。因此,它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用,所以在CP=1期间,D端的数据状态变化,不会影响 [[ 触发器 ]] 的输出状态。
D触发器应用很广,可用做数字信号的寄存,移位寄存,分频和波形发生器等。<ref>[http://www.elecfans.com/analog/20171212601959.html 触发器是干什么的],电子发烧友网,2017年12月12日</ref>
=='''简介'''==
[[File:338 1 4.jpg|缩略图|250px|[https://image.so.com/view?q=D%E8%A7%A6%E5%8F%91%E5%99%A8&src=srp&correct=D%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=bbdd4098340504844340465044468cc3&cmras=0&cn=0&gn=0&kn=0&fsn=75&adstar=0&clw=254#id=4d87fbccc45f576a3ff1a839c2deec79&currsn=0&ps=61&pc=61 原圖鏈接][http://diagram.eepw.com.cn/diagram/circuit/cid/97/cirid/137976 来自电子产品世界]]]
触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。特征方程 Qn+1=D
在数字系统和 [[ 计算机 ]] 中有着广泛的应用。触发器具有两个稳定状态,即“0”和“1”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态。
[[ 触发器 ]] 有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种。
D触发器在时钟 [[ 冲CP 冲]]CP 的前沿(正跳变0→1)发生翻转,触发器的次态取决于CP的脉冲上升沿到来之前D端的状态,即次态=D。因此,它具有置0、置1两种功能。由于在
CP=1期间电路具有维持阻塞作用,所以在CP=1期间,D端的数据状态变化,不会影响触发器的输出状态。
=='''电路结构'''==
D触发器由6个 [[ 与非门 ]] 组成,其中G1和G2构成基 本RS 本[[RS 触发器 ]]
=='''工作原理'''==
[[ File:200993018233595206.jpg|缩略图|250px|[https://image.so.com/view?q=D%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=D%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=6d7a8ea9520c8f1524565103045117a3&cmras=0&cn=0&gn=0&kn=0&fsn=75&adstar=0&clw=254#id=bb892a39f042199033578c008444e0ad&currsn=0&ps=61&pc=61 原圖鏈接][http://www.elecfans.com/article/88/131/sz/2009/2009093094569.html 来自电子发烧友]]] SD 和RD 接至基 本RS 本[[RS 触发器 ]] 的输入端,分别是预置和清零端,低电平有效。当SD=0且RD=1时,不论输入端D为何种状态,都会使Q=1,Q=0,即触发器置1;当SD=1且RD=0时,触发器的状态为0,SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平,不影响电路的工作。
工作过程如下:
1、CP=0时, [[ 与非 门G3 门]]G3 和G4封锁,其输出Q3=Q4=1,触发器的状态不变。同时,由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开,因此可接收输入信号D,Q5=D,Q6=Q5=D。
2、当CP由0变1时 [[ 触发器 ]] 翻转。这时G3和G4打开,它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5=D,Q4=Q6=D。由基 本RS 本[[RS 触发器 ]] 的逻辑功能可知,Q=D。
3、触发器翻转后,在CP=1时输入信号被封锁。这是因为G3和G4打开后,它们的输出Q3和Q4的状态是互补的,即必定有一个是0,若Q3为0,则经G3输出至G5输入的反馈线将G5封锁,即封锁了D通往基本RS 触发器的路径;该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用,故该反馈线称为置0维持线,置1阻塞线。Q4为0时,将G3和G6封锁,D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用,称作置1维持线;Q4输出至G3输入的反馈线起到阻止触发器置0的作用,称为置0阻塞线。因此,该触发器常称为维持-阻塞触发器。
=='''脉冲特性'''==
[[ File:U=4146795522,2198529944&fm=26&gp=0.jpg|缩略图|250px|[https://image.so.com/view?q=D%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=D%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=6d7a8ea9520c8f1524565103045117a3&cmras=0&cn=0&gn=0&kn=0&fsn=75&adstar=0&clw=254#id=adf1000184697d1373f4eef8a16626e8&prevsn=195&currsn=255&ps=298&pc=60 原圖鏈接][http://www.serengeseba.com/w/d%E8%A7%A6%E5%8F%91%E5%99%A8/ 来自360搜索]]]
1、建立时间:由维持阻塞触发器的电路可见,CP信号是加到门G3和G4上的,因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。输入信号到达D端以后,要经过一级门电路的传输延迟时间G5的输出状态才能建立起来,而G6的输出状态需要经过两级门电路的传输延迟时间才能建立,因此D端的输入信号必须先于CP的上升沿到达,而且建立时间应满足: tset≥2tpd。
1 2 建立 保持 时间: 由下图维持阻塞 实现边沿 触发 ,应保证CP=1期间门G6 电路可见,CP信号是加到门G3和G4上 输出状态不变,不受D端状态变化的影响。为此,在D=0 情况下 因而在CP 当CP 上升沿到达 之前门G5和G6 以后还要等门G4 输出 的低电平返回到门G6的输入端以后,D 端的 状态必须稳定地建立起来 低电平才允许改变 因此 输入 低电平 信号 到达D端以后,要经过一级门电路 传输延迟 保持 间G5 间为tHL≥tpd。在 D=1 输出状态才能建立起来 情况下 而G6 由于CP上升沿到达后G3 的输出 状态需 将G4封锁,所以不 经过两级门电路的传 延迟时间才能建立 入信号继续保持不变 因此D端的 输入 高电平 信号 必须先于CP 上升沿到达,而且建立 保持 间应满足: tset≥2tpd 间tHH=0
2 3 保持 传输延迟 时间: 由下图可知,为实现边沿触发,应保证CP=1期间门G6的输 不难推算 状态不变,不受D端状态变化的影响。为此,在D=0的情况下 当CP 从CP 上升沿到达 以后还要等门G4 时开始计算, 输出 的低 由高 电平 返回到门G6的输入端以后,D端的 变为 低电平 才允许改变。因此 的传 延迟时间tPHL和由 低电平 信号的保持时间为tHL≥tpd。在 D=1的情况下,由于CP上升沿到达后G3的输出将G4封锁,所以不要求输入信号继续保持不 ,故输入 高电平 信号 保持 传输延迟 间tHH间tPLH分别是:tPHL=3tpd tPLH=0。2tpd
3、传输延迟时间:由图工作波形图不难推算出,从CP上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间tPLH分别是:tPHL=3tpd tPLH=2tpd 4、最高时钟 [[ 频率]]:为保证由门G1~G4组成的同 步RS 步[[RS 触发器 ]] 能可靠地翻转,CP高电平的持续时间应大于 tPHL,时钟信号高电平的宽度tWH应大于tPHL。而为了在下一个CP上升沿到达之前确保门G5和G6新的输出 电平得以稳定地建立,CP低电平的持续时间不应小于门G4的传输延迟时间和tset之和,即时钟信号低电平的宽度tWL≥tset+tpd 。<ref>[https://www.dgzj.com/dzyqj/73119.html D触发器原理和真值表],电工之家网,2017-06-26</ref>
=='''分类'''==
[[ File:1042456327-0.jpg|缩略图|居中|250px|[https://image.so.com/view?q=D%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=D%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=6d7a8ea9520c8f1524565103045117a3&cmras=0&cn=0&gn=0&kn=0&fsn=75&adstar=0&clw=254#id=da240941caf60eaeb639986a17e28e22&currsn=0&ps=61&pc=61 原圖鏈接][http://diagram.eepw.com.cn/diagram/circuit/cid/5/cirid/32279 来自电子产品世界]]]
D触发器属于时钟控制触发器,一般而言,时钟控制的触发器可以分成三大类:
1、第一类时钟控制触发器要求时钟信号的 [[ 脉冲 ]] 宽度小于触发器的传输延迟,即,时钟信号先为高,接着必须在触发器的输出状态改变之前变为低。 
2、第二类时钟控制 [[ 触发器 ]] 的特点是,时钟信号为高电平时触发器改变输出状态,通常称这种触发器为电平敏感触发器(锁存器Latch)。 
4、第三类触发器的特点是边沿触发,时钟信号的上升/下降沿会使触发器改变输出状态(寄存器Register)。<ref>[http://www.elecfans.com/analog/20190712992964.html 触发器电路简介 ],电子发烧友网,2019年07月12日</ref>
1、边沿D触发器具有接收并记忆信号的功能,又称为锁存器;
2、边沿D触发器属于 [[ 脉冲 ]] 触发方式; 3、边沿D触发器不存在约束条件和一次变化现象,抗干扰性能好,工作[[缩略图]]快<ref>[https://www.360kuai.com/pc/9acaa6272179dfd47?cota=4&kuai_so=1&tj_url=so_rec&sign=360_57c3bbd1&refer_scene=so_1 D触发器原理及电路图],快资讯网,2018-07-01</ref> =='''相关视频'''== 1、触发器--D触发器 {{#iDisplay:v.qq.com/x/page/c08167vm2wh|640|380|qq}} 2、集成D触发器74175 {{#iDisplay:v.qq.com/x/page/o0506nzm6p9|640|380|qq}} == '''參考來源''' == {{Reflist}}
3、边沿D触发器不存在约束条件和一次变化现象,抗干扰性能好,工作速度快<ref>[https[Category://www.360kuai.com/pc/9acaa6272179dfd47?cota=4&kuai_so=1&tj_url=so_rec&sign=360_57c3bbd1&refer_scene=so_1 D触发器原 330 物 及电路图學總論]] [[Category: 337 電學;電子學]],快资讯网,2018-07-01</ref>
10,734
次編輯