開啟主選單

求真百科

變更

JK触发器

增加 2,066 位元組, 4 年前
無編輯摘要
{{Infobox person
| 姓名 = JK触发器
|圖片 = [[ File:C119ada6e3f6d457a5343270043754e9.jpg|缩略图|居中|250px|[https://image.so.com/view?q=jk%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=jk%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=437ab6384eeb4e93410f2d257b56865d&cmras=0&cn=0&gn=0&kn=0&fsn=60&adstar=1&clw=254#id=28f59d4ec087df4fa8d05465d1ee4146&currsn=0&ps=59&pc=59 原圖鏈接][http://www.eepw.com.cn/article/267376.htm 来自电子产品世界]]]  
}}
'''JK触发器'''是数字电路 [[ 触发器 ]] 中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能,在各类集成触发器中,JK触发器的功能最为齐全。在实际应用中,它不仅有很强的通用性,而且能灵活地转换其他类型的触发器。由JK触发器可以构 成D 成[[D 触发器 和T ]]和[[T 触发器 ]]
中文名称:JK触发器
外文名称:JK flip-flop
功能:置0、置1、保持和翻转别称:主从JK触发器
功能 : 置0、置1、保持和翻转 基础:主 从RS 从[[RS 触发器]]
特点:不用考虑一次变化现象
=='''逻辑功能'''==
[[ File:01300000016998119598224603153 s.jpg|缩略图|250px|[https://image.so.com/view?q=jk%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=jk%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=437ab6384eeb4e93410f2d257b56865d&cmras=0&cn=0&gn=0&kn=0&fsn=60&adstar=1&clw=254#id=32d5c959bbff7a1f7c5afa2635423083&currsn=0&ps=59&pc=59 原圖鏈接][http://www.baike.com/wiki/JK%E8%A7%A6%E5%8F%91%E5%99%A8 来自互动百科]]] JK触发器和触发器中最基本 的RS 的[[RS 触发器 ]] 结构相似,其区别在于,RS触发器不允许R与S同时为1,而JK触发器允许J与K同时为1。当J与K同时变为1的同时,输出的值状态会反转。也就是说,原来是0的话,变成1;原来是1的话,变成0。
1、 J = 1, K =1
设时钟 [[ 脉冲 ]] 到来之前(CP= 0) [[ 触发器 ]] 的初始状态为0。这时主触发器的S=J厦=1, R=KQ=0,当时钟脉冲来到后(CP=1),即翻转为1态。当CP从1下跳到0时,非门输出为1,由于这时从触发器的S=1, R=0,它也翻转为1态。主 从触发器状态一致。反之,设触发器的初始状态为1,可以同样分析,主从触发器都翻转为0态。
可见JK触发器在了=K=1的情况下,来一个时钟脉冲,就使它翻转一次,即Q.=g.这表明,在这种情况下,触发器具有记数功能。
3、 J = 1, K = 0
K 设触发器的初始状态为0。当CP=1时,由于主触发器的S=1,R=0,它翻转为1态。当CP下跳时,由于从触发器的S=1,R=0,也翻转为1态。如果初始状态为1,当CP= 1时由于主触发器的S=D0,R=0,它保持原态不变;当CP下跳时,由于从触发器的S=1,R=0,也保持原态不变。
4、J = 0, K= 1
不论触发器原来处于什么状态,下一个状态一定是0态。主从型触发器具有在CP从1下跳到0时翻转的特点,也就是具有在时钟 [[ 脉冲 ]] 下降沿触发的特点。下降沿触发的逻辑符号是在CP输入端靠近方框处用一小圆圈表示 。<ref>[https://www.diangon.com/wenku/rd/dianzi/201504/00022473.html JK触发器的逻辑功能],电工学习网,2015-04-14</ref>
=='''工作原理''' ==
[[ File:20188137913646148.jpg|缩略图|250px|[https://image.so.com/view?q=jk%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=jk%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=437ab6384eeb4e93410f2d257b56865d&cmras=0&cn=0&gn=0&kn=0&fsn=60&adstar=1&clw=254#id=556d2bd80be6fca8cfd9a59cbd7a85a3&currsn=0&ps=59&pc=59 原圖鏈接][https://www.ppkao.com/shiti/9863293/ 来自考试资料网]]]
CP为0时,[[触发器]]处于一个稳态;CP由0变1时,触发器不翻转,做好接收输入信号的准备;CP由1变0时触发器翻转;JK触发器在CP下降沿前接受信息,在下降沿触发翻转,在下降沿后触发器被封锁。
CP为0时,触发器处于一个稳态;CP由0变1时,触发器不翻转,做好接收输入信号的准备;CP由1变0时触发器翻转;JK触发器在CP下降沿前接受信息,在下降沿触发翻转,在下降沿后触发器被封锁。 1.CP=0时,触发器处于一个稳态。CP为0时,G3、G4被封锁,不论J、K为何种状态,Q3、Q4均为1,另一方面,G12、G22也被CP封锁,因而由与 [[ 或非门 ]] 组成的触发器处于一个稳定状态,使输出Q、Q状态不变。
2.CP由0变1时,触发器不翻转,为接收输入信号作准备。
=='''电路特点'''==
[[ File:50200009239445155316453164368 s.jpg|缩略图|250px|[https://image.so.com/view?q=jk%E8%A7%A6%E5%8F%91%E5%99%A8&src=tab_www&correct=jk%E8%A7%A6%E5%8F%91%E5%99%A8&ancestor=list&cmsid=437ab6384eeb4e93410f2d257b56865d&cmras=0&cn=0&gn=0&kn=0&fsn=60&adstar=1&clw=254#id=767a4d29b3769cd303faec0e2a846553&currsn=0&ps=59&pc=59 原圖鏈接][http://www.baike.com/wiki/JK%E8%A7%A6%E5%8F%91%E5%99%A8 来自互动百科]]]
1.主从JK触发器具有置位、复位、保持(记忆)和计数功能;
12.主从JK触发器 具有置位、复位、保持属于脉冲触发方式,触发翻转只在时钟[[脉冲]]的负跳变沿发生; 3.不存在约束条件,但存在一次变化现象。 4.产生一次变化的原因是因为在CP=1期间,主触发器一直在接收数据,但主触发器在某些条件下( 记忆Q=0,CP=1期间J端出现正跳沿干扰或Q=1,CP=1期间K端出现正跳沿干扰) 和计数功 ,不 ;完全随输入信号的变化而发生相应的变化,以至影响从触发器 状态与输入信号的不对应。 =='''相关视频'''== 1、C24、JK触发器 {{#iDisplay:v.qq.com/x/page/m08086q24z5|640|380|qq}} 2、触发器的应用 {{#iDisplay:v.qq.com/x/page/o06243ejfgo|640|380|qq}} == '''參考來源''' ==
2.主从JK触发器属于脉冲触发方式,触发翻转只在时钟脉冲的负跳变沿发生;{{Reflist}}
3.不存在约束条件,但存在一次变化现象。4.产生一次变化的原因是因为在CP=1期间,主触发器一直在接收数据,但主触发器在某些条件下(Q=0,CP=1期间J端出现正跳沿干扰或Q=1,CP=1期间K端出现正跳沿干扰),不能完全随输入信号的变化而发生相应的变化,以至影响从触发器 [[Category: 330 状态与输入信号的不对应。物理學總論]] [[Category: 337 電學;電子學]]
10,734
次編輯