變更

{| class="wikitable" style="float:right; margin: -10px 0px 10px 20px; text-align:left"! <p style="background: #0088A8; color: #FFFFFF; margin:auto; padding:5px 0; "> '''序向邏輯電路''' </p>|-|<center><img src="https://slidesplayer.com/slide/11603308/62/images/37/%E5%BA%8F%E5%90%91%E9%82%8F%E8%BC%AF%E5%9C%96.jpg" width="280"></center><small>[https://slidesplayer.com/slide/11603308/ 在[[数字电路]圖片來自slidesplayer.com] 理論中，</small> |} ''' 时 序 向 逻辑电路'''是指电路任何时刻的稳态输出不仅取决于当前的输入，还与前一时刻输入形成的状态有关。這跟[[組合邏輯電路]]相反，組合邏輯的輸出只會跟目前的輸入成一種函數關係。換句話說，时序邏輯擁有儲存元件（[[記憶體]]）来存储信息，而組合邏輯則没有<ref>[http://yhhuang1966.blogspot.com/2019/06/latch-flip-flop.html 邏輯設計筆記序向篇 : Latch (電栓) 與 Flip-Flop (正反器)]，小狐狸事務所</ref>。