高性能超標量CPU檢視原始碼討論檢視歷史

來自 孔夫子網 的圖片

《高性能超標量CPU》，副標題：微架構剖析與設計，作 者:李東聲 等 編，定 價:119，出 版 社:機械工業出版社，出版日期:2023年03月01日，頁 數:264，裝 幀:平裝，ISBN:9787111724605。

機械工業出版社成立於1950年，是建國後國家設立的第一家科技出版社，前身為科學技術出版社，1952年更名為機械工業出版社。機械工業出版社（以下簡稱機工社）由機械工業信息研究院作為主辦單位，目前隸屬於國務院國資委。

內容簡介

《高性能超標量CPU：微架構剖析與設計》基於當前主流的高性能CPU設計規格，全面介紹了高性能超標量CPU微架構的設計，並做出對應的分析。主要內容包括業界主流高性能處理器架構及超標量流水線背景知識（第1章）；CPU前端，包括指令提取單元、分支預測單元、指令譯碼單元的設計和優化，以及指令緩存的相關設計（第2、3章）；分支預測單元的原理、設計和優化，寄存器重命名與發射隊列的原理和設計（第4、5章）；執行單元與浮點運算單元的設計實現（第6、7章）；訪存單元與數據緩存設計（第8章）；重排序緩衝的原理及設計（第9章）；Intel P6 CPU微架構設計實例（第10章）。微架構設計對應於指令的生命周期，為讀者提供直觀和清晰的視角，便於讀者對高性能CPU設計深入理解。

目錄

序

前言

第1章 CPU架構與流水線技術概述

1.1複雜指令集與精簡指令集概述

1.2ARM指令集概述

1.2.1條件執行與跳轉類指令定義

1.2.2數據處理與訪存類指令定義

1.3RISC-V指令集概述

1.3.1寄存器結構與特權模式定義

1.3.2RISC-V指令概述

1.4MIPS指令集概述

1.5超標量CPU設計概述

1.5.1流水線技術概述

1.5.2超長指令字設計

第2章 CPU前端與指令緩存設計

2.1內存的層次結構與緩存的基本架構

2.2指令緩存分類與訪問讀取

2.2.1指令緩存結構的分類

2.2.2指令緩存的訪問讀取

2.3指令緩存的替換策略選擇

2.3.1基於新近的策略設計

2.3.2基於頻率的策略設計

2.3.3近少常使用策略設計

2.4指令緩存的性能衡量標準與硬件預取設計

2.5TLB與緩存的組織方式

2.6微操作緩存與循環緩衝器設計

2.7指令提取單元設計

2.8指令譯碼單元設計

2.8.1RISC指令譯碼設計

2.8.2x86指令格式概述

2.8.3x86指令譯碼設計

第3章 分支預測單元設計

3.1分支預測的原理

3.2分支跳轉方向預測

3.2.1基於飽和計數器的預測器設計

3.2.2TAGE預測器及其衍生設計

3.2.3感知機預測器設計

3.3分支跳轉目標預測

3.3.1分支目標緩衝與分支目標緩衝子系統設計

3.3.2返回地址棧設計

3.3.3循環預測器設計

3.3.4間接跳轉分支指令預測設計

3.4分支預測單元與取指令單元解耦合設計

3.5分支預測單元的設計思路

第4章 寄存器重命名單元設計

4.1寄存器重命名技術概述

4.2寄存器重命名的原理與過程概述

4.2.1發射隊列前讀寄存器重命名設計

4.2.2發射隊列後讀寄存器重命名設計

4.3寄存器重命名技術的設計空間

4.3.1寄存器重命名的範圍與結構

4.3.2重命名緩衝的類型

4.3.3寄存器重命名緩衝的數量設計

4.3.4重命名緩衝的讀寫端口設計

4.4寄存器重命名的映射方法

4.5寄存器重命名可能的實現方案

4.6寄存器重命名的實現過程

第5章 發射隊列設計

5.1發射隊列的原理

5.2發射隊列設計空間

5.2.1發射隊列的範圍與結構

5.2.2發射隊列的類型與結構參數

5.3操作數獲取策略

5.3.1發射隊列前讀寄存器與發射隊列後讀寄存器策略

5.3.2整型和浮點寄存器分開的操作數獲取策略

5.3.3發射隊列前讀寄存器與發射隊列後讀寄存器的比較

5.4發射隊列的工作機制

5.5發射隊列在超標量CPU中的應用

第6章 執行單元設計

6.1算術邏輯運算單元設計

6.1.1加減法類與移位類指令的實現

6.1.2前導零檢測指令實現

6.2定點乘法運算設計

6.2.1部分積生成器實現

6.2.2部分積壓縮器實現

6.3單指令多數據SIMD設計

6.4旁路網絡設計

……