10,734
次編輯
變更
D触发器
,無編輯摘要
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。<ref>[http://www.elecfans.com/analog/20171212601959.html 触发器是干什么的],电子发烧友网，2017年12月12日</ref>
中文名称：D触发器
外文名称：D flip-flop
组成：六个与非门
特征方程： Qn+1=D
D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等。<ref>[http://www.elecfans.com/analog/20171212601959.html 触发器是干什么的],电子发烧友网，2017年12月12日</ref>
=='''电路结构'''==
D触发器由6个与非门组成，其中G1和G2构成基本RS触发器。
=='''工作原理'''==
3、触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的,即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS 触发器的路径;该反馈线起到了使触发器维持在0状态和阻止触发器变为1状态的作用，故该反馈线称为置0维持线，置1阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在1状态的作用，称作置1维持线;Q4输出至G3输入的反馈线起到阻止触发器置0的作用，称为置0阻塞线。因此，该触发器常称为维持-阻塞触发器。
总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。<ref>[https://www.360kuaidgzj.com/pcdzyqj/9acaa6272179dfd47?cota=4&kuai_so=1&tj_url=so_rec&sign=360_57c3bbd1&refer_scene=so_1 73119.html D触发器原理 及电路图和真值表], 快资讯 电工之家 网 ，2018，2017-0706-0126</ref>
=='''脉冲特性'''==
3、传输延迟时间:由图工作波形图不难推算出，从CP上升沿到达时开始计算,输出由高电平变为低电平的传输延迟时间tPHL和由低电平变为高电平的传输延迟时间tPLH分别是:tPHL=3tpd tPLH=2tpd
4、最高时钟频率:为保证由门G1~G4组成的同步RS触发器能可靠地翻转，CP高电平的持续时间应大于 tPHL，时钟信号高电平的宽度tWH应大于tPHL。而为了在下一个CP上升沿到达之前确保门G5和G6新的输出 电平得以稳定地建立，CP低电平的持续时间不应小于门G4的传输延迟时间和tset之和，即时钟信号低电平的宽度tWL≥tset+tpd 。<ref>[https://www.360kuaidgzj.com/pcdzyqj/9acaa6272179dfd47?cota73119.html D触发器原理和真值表],电工之家网，2017-06-26</ref> =4&kuai_so=1&tj_url=so_rec&sign'''分类'''=360_57c3bbd1&refer_scene=so_1 D触发器 原理及 属于时钟控制触发器，一般而言，时钟控制的触发器可以分成三大类： 1、第一类时钟控制触发器要求时钟信号的脉冲宽度小于触发器的传输延迟，即，时钟信号先为高，接着必须在触发器的输出状态改变之前变为低。 2、第二类时钟控制触发器的特点是，时钟信号为高电平时触发器改变输出状态，通常称这种触发器为电平敏感触发器（锁存器Latch）。 4、第三类触发器的特点是边沿触发，时钟信号的上升/下降沿会使触发器改变输出状态（寄存器Register）。<ref>[http://www.elecfans.com/analog/20190712992964.html 触发器 电路 图简介 ], 快资讯 电子发烧友 网 ，2018-07-01，2019年07月12日</ref>
=='''特点'''==