變更

时钟信号通常被用于同步电路当中，扮演计时器的角色，并组成电路的电子组件。时钟边沿触发信号意味着所有的状态变化都发生在时钟边沿到来时刻。只有当同步信号到达时，相关的触发器才会按输入信号改变输出状态，使得相关的电子组件得以同步运作。控制逻辑单元状态量变化的是时钟信号的上升沿还是下降沿，取决于具体的逻辑设计。 <ref>[[吴训威, 邓小卫. 时钟信号竞争型边沿触发器[(J]). 浙江大学学报(理学版), 1990(4):44-49.]]</ref>