13,329
次編輯
變更
数据通路
,创建页面，内容为“{| class="https://image.baidu.com/search/detail?ct=503316480&z=0&ipn=d&word=%E6%95%B0%E6%8D%AE%E9%80%9A%E8%B7%AF&step_word=&hs=0&pn=61&spn=0&di=7146857200093233153&p…”
{| class="https://image.baidu.com/search/detail?ct=503316480&z=0&ipn=d&word=%E6%95%B0%E6%8D%AE%E9%80%9A%E8%B7%AF&step_word=&hs=0&pn=61&spn=0&di=7146857200093233153&pi=0&rn=1&tn=baiduimagedetail&is=0%2C0&istype=0&ie=utf-8&oe=utf-8&in=&cl=2&lm=-1&st=undefined&cs=713411122%2C1385418926&os=4062396397%2C3455879004&simid=4288554841%2C800001000&adpicid=0&lpn=0&ln=1209&fr=&fmq=1667744393243_R&fm=&ic=undefined&s=undefined&hd=undefined&latest=undefined©right=undefined&se=&sme=&tab=0&width=undefined&height=undefined&face=undefined&ist=&jit=&cg=&bdtype=0&oriquery=&objurl=https%3A%2F%2Fss3.baidu.com%2F-fo3dSag_xI4khGko9WTAnF6hhy%2Fbaike%2Fg%3D0%3Bw%3D268%2Fsign%3Dc3c6591b9258d109d4e3acb9a665fe89%2F8b13632762d0f7038f1dafb908fa513d2697c523.jpg&fromurl=ippr_z2C%24qAzdH3FAzdH3Fkwthj_z%26e3Bkwt17_z%26e3Bv54AzdH3FetjoAzdH3F8bmmldl_z%26e3Bip4&gsm=3c&rpstart=0&rpnum=0&islist=&querylist=&nojc=undefined" style="float:right; margin: -10px 0px 10px 20px; text-align:left"
|<center>'''数据通路'''<br><img
src="https://ss3.baidu.com/-fo3dSag_xI4khGko9WTAnF6hhy/baike/g=0;w=268/sign=c3c6591b9258d109d4e3acb9a665fe89/8b13632762d0f7038f1dafb908fa513d2697c523.jpg" width="280"></center><small> 圖片來自百度</small>
|}
数字系统中，各个子系统通过数据总线连接形成的数据传送路径
数字系统中，各个子系统通过[[数据总线]]连接形成的[[数据传送]]路径称为数据通路。 数据通路的设计直接影响到控制器的设计，同时也影响到数字系统的速度指标和成本。一般来说，处理速度快的数字系统，它的独立传送信息的通路较多。但是独立数据传送通路一旦增加，控制器的设计也就复杂了。因此，在满足速度指标的前提下，为使数字系统结构尽量简单，一般小型系统中多采用单一[[总线]]结构。在较大系统中可采用双总线或三[[总线结构]]。
*中文名:[[数据通路]]
*暂存器:A和B保存通用寄存器组
*I R:专用寄存器MARRAM的专用地址寄存器
==举例说明==
（以概述中图为例）
[[通用寄存器]]组R：容量16个字，双端口输出 <ref>[https://baike.baidu.com/reference/6038383/46capVFeUafZzc3vxHTL61cPN-U0sgsjV8C1IXZYHRXyOWQ68qdHEIlbqWS6p285PWSYEdJSg2MpD0ySneFxEbbITHsenLY49_qk49zg8QV-p3oate3Wd9krEeo0cUoRTVA2YvaGn0AOXkJbUyY0NJfB ] </ref> 。
[[暂存器]]A和B：保存通用寄存器组读出的数据或BUS上来的数据。
[[算术逻辑单元]]ALU：有S3、S2、S1、S0、M五个控制端，用以选择运算类型。
[[寄存器]]C：保存ALU运算产生的进位信号。
RAM随机读写存储器：读/写操作受MRD/MWR[[控制信号]]控制。
MAR：RAM的专用[[地址寄存器]]，寄存器的长度决定RAM的容量。
IR： 专用寄存器，可存放由RAM读出的一个特殊数据。
控制器：用来产生数据通路中的所有控制信号，它们与各个子系统上的使能控制信号一一对应。
BUS：单一数据总线，通过三态门与有关子系统进行连接。
==简介==
对[[单总线]]的系统来说，扩充是非常容易的，只要在BUS上增加子系统即可。例如增加一个寄存器时，可将总线BUS接到寄存器的数据输入端，由接收控制信号将数据打入。如果该寄存器的数据还需要发送到BUS 时，在[[寄存器]]的输出端加上三态门即可，或者干脆使用带三态门输出的寄存器。
图中所示的数据通路中，两类信息的表示方式是非常明确的：双线表示数据信息，带箭头的单线表示控制信号。所有的控制信号由控制器产生，在它们的协调配合下，[[数据流]]通过BUS总线在各子系统之间进行流动。
'''视频'''
'''数据通路'''
[https://www.bilibili.com/video/av77336019/?p=44 哔哩哔哩]
==参考文献==
{{Reflist}}
|<center>'''数据通路'''<br><img
src="https://ss3.baidu.com/-fo3dSag_xI4khGko9WTAnF6hhy/baike/g=0;w=268/sign=c3c6591b9258d109d4e3acb9a665fe89/8b13632762d0f7038f1dafb908fa513d2697c523.jpg" width="280"></center><small> 圖片來自百度</small>
|}
数字系统中，各个子系统通过数据总线连接形成的数据传送路径
数字系统中，各个子系统通过[[数据总线]]连接形成的[[数据传送]]路径称为数据通路。 数据通路的设计直接影响到控制器的设计，同时也影响到数字系统的速度指标和成本。一般来说，处理速度快的数字系统，它的独立传送信息的通路较多。但是独立数据传送通路一旦增加，控制器的设计也就复杂了。因此，在满足速度指标的前提下，为使数字系统结构尽量简单，一般小型系统中多采用单一[[总线]]结构。在较大系统中可采用双总线或三[[总线结构]]。
*中文名:[[数据通路]]
*暂存器:A和B保存通用寄存器组
*I R:专用寄存器MARRAM的专用地址寄存器
==举例说明==
（以概述中图为例）
[[通用寄存器]]组R：容量16个字，双端口输出 <ref>[https://baike.baidu.com/reference/6038383/46capVFeUafZzc3vxHTL61cPN-U0sgsjV8C1IXZYHRXyOWQ68qdHEIlbqWS6p285PWSYEdJSg2MpD0ySneFxEbbITHsenLY49_qk49zg8QV-p3oate3Wd9krEeo0cUoRTVA2YvaGn0AOXkJbUyY0NJfB ] </ref> 。
[[暂存器]]A和B：保存通用寄存器组读出的数据或BUS上来的数据。
[[算术逻辑单元]]ALU：有S3、S2、S1、S0、M五个控制端，用以选择运算类型。
[[寄存器]]C：保存ALU运算产生的进位信号。
RAM随机读写存储器：读/写操作受MRD/MWR[[控制信号]]控制。
MAR：RAM的专用[[地址寄存器]]，寄存器的长度决定RAM的容量。
IR： 专用寄存器，可存放由RAM读出的一个特殊数据。
控制器：用来产生数据通路中的所有控制信号，它们与各个子系统上的使能控制信号一一对应。
BUS：单一数据总线，通过三态门与有关子系统进行连接。
==简介==
对[[单总线]]的系统来说，扩充是非常容易的，只要在BUS上增加子系统即可。例如增加一个寄存器时，可将总线BUS接到寄存器的数据输入端，由接收控制信号将数据打入。如果该寄存器的数据还需要发送到BUS 时，在[[寄存器]]的输出端加上三态门即可，或者干脆使用带三态门输出的寄存器。
图中所示的数据通路中，两类信息的表示方式是非常明确的：双线表示数据信息，带箭头的单线表示控制信号。所有的控制信号由控制器产生，在它们的协调配合下，[[数据流]]通过BUS总线在各子系统之间进行流动。
'''视频'''
'''数据通路'''
[https://www.bilibili.com/video/av77336019/?p=44 哔哩哔哩]
==参考文献==
{{Reflist}}